Azz mi son reso conto che magari non è così nota la differenza tra le varie tecnologie (ammesso che interessi a qualcuno, chissà).
Ad ogni modo, evitando come al solito le saccenze, le celle NAND sono essenzialmente sempre le stesse (costituite da transistor molto simili)
Sostanzialmente SLC memorizza un bit per ogni cella, MLC ne tiene due, questo fa sì che una superficie di tot celle diventano tot byte/8 SLC e 2x MLC (in realtà no, perchè c'è lo spazio dovuto alla correzione degli errori e le celle vuote per la rilocazione etc. facciamo finta di saperlo).

Il risultato netto è che MLC "rende" il doppio di SLC, ciò si ottiene attraverso la "solita" tecnica (usata anche analogamente ma in frequenza e non in tensione, per le ADSL "primissimo stampo") di multiplex degli stati.

Bene, TLC (T sta per triple, penso sia chiaro) memorizza 3 bit per ogni cella, il che fa sì che i produttori, banalmente, lascino inusati una parte del die per avere la medesima dimensione per l'utente.
In altre parole shrinkano la dimensione fisica dei chip, sicchè a parità di spazio-utente ne fanno stare (circa) 1/3 in più per wafer = riduzione dei costi del 30% circa.

Questo però ha un costo, sia come cicli di lettura-scrittura (che sono per TLC circa 1/100 di SLC), sia come velocità, che è circa 3 volte più lenta per TLC rispetto a SLC e +50% rispetto a MLC.
Il vero "dramma" sono le tensioni da applicare, notevolmente maggiori rispetto a SLC (hanno 8 livelli anzichè 2), ed ogni applicazione fa un mini "buchino" nel substrato della cella.

Cosa c'entra tutto questo? C'entra, perchè i pochi coraggiosi che stanno intraprendendo la strada TLC (per quanto ne so solo Samsung è in produzione col modello 840) devono combattere con una "resistenza" bassissima all'usura, e quindi adottano - via firmware - strategie segrete (o per lo meno ad oggi segrete) per ridurre il problema della scrittura a blocchi.

Come? Non si sa, o almeno io non lo so, si specula su erase block size molto più piccoli.

Sarà vero? Boh.