[Verilog] Possibile sintetizzare il circuito e fare il grafico? [era: verilog...!]

[dajin bu]

proprio nn vi viene in mente nulla??



x gondor: grazie x il titolo!