Ciao!
qualcuno sa risolvere questo esercizio sulle cache?
Una architettura ha CPI ideale = 1,5 , la frequenza di miss nella cache istruzioni è 2% , nella cache dati 4%. La penalità di miss è 40 cicli per tutti i tipi di miss. La percentuale di istruzioni che fanno riferimento alla memoria è 36% (load e store). Si calcoli il CPI reale e i cicli medi di accesso alla memoria.
non riesco a calcolare il CPI reale senza i cicli medi di accesso e non so calcolare i cicli medi di accesso senza il CPI reale...
grazie