[VHDL] Info

[JunkyFunki]

Qualcuno di voi sa programmare in VHDL strutturale? :master:


avrei un paio di dubbi che devo assolutamente dissolvere prima dell'esame

ad esempio , come si programma in vhdl un flip flop? devo solo descrivere le porte che regolano gli ingressi??tipo Ja=XQb+QaQb ?

[mauri@como]

ciao io di VHDL non mi ricordo tanto, xò sono sicuro che c'è una parte di entity declaration e una parte di architecure body.

in entity declaration metti, ad esempio:

entityu flip_flop is

[JunkyFunki]

Originariamente inviato da mauri@como
ciao io di VHDL non mi ricordo tanto, xò sono sicuro che c'è una parte di entity declaration e una parte di architecure body.

in entity declaration metti, ad esempio:

entityu flip_flop is

ok ma x descrivere un circuito con flipflop devo descrivere il ff o solo le equazioni d'ingresso al ff?

[mauri@como]

scusa ho sciacciato invio per sbaglio.......

allora:

entity flip_flop is
port (A,B: in bit;
OUT: out bit;
)
end flip_flop;


architecure STRUCTURAL of flip_flop is
begin
.....
qui definisci cosa fare con a,b
e l'out associato
end STRUCTURAL;

in ogni caso ricordo che per un FF servono i processi, che però non mi ricordo!!

ciao

[JunkyFunki]

Originariamente inviato da mauri@como
scusa ho sciacciato invio per sbaglio.......

allora:

entity flip_flop is
port (A,B: in bit;
OUT: out bit;
)
end flip_flop;


architecure STRUCTURAL of flip_flop is
begin
.....
qui definisci cosa fare con a,b
e l'out associato
end STRUCTURAL;

in ogni caso ricordo che per un FF servono i processi, che però non mi ricordo!!

ciao

i processi in vhdl non li abbiano studiati! forse + avanti lo faremo in "architettura dei calcolatori" :master:

cmq senza processi basta definire le porte dell'eq. d'ingresso..giusto?

[mauri@como]

si..comunque adesso cominciano a venirmi in mente un pò di cose..
il VHDL strutturale è detto così perchè in ogni entity si istanziano più entity di basso livello..
in sostanza questo significa che tu di devi creare una serie di porte logiche (and or o not) che connesse opportunamente di danno il tuo FF.

Ovviamente la configurazione dipende dal FF (latch, D, SR....)

[JunkyFunki]

Originariamente inviato da mauri@como
si..comunque adesso cominciano a venirmi in mente un pò di cose..
il VHDL strutturale è detto così perchè in ogni entity si istanziano più entity di basso livello..
in sostanza questo significa che tu di devi creare una serie di porte logiche (and or o not) che connesse opportunamente di danno il tuo FF.

Ovviamente la configurazione dipende dal FF (latch, D, SR....)

ok grazie!

[mauri@como]

di niente..

se riesco a trovare un manuale on-line ti faccio sapere..
un mio prof ne aveva scritto 1 ma non trovo più il link!!

ciao

[JunkyFunki]

Originariamente inviato da mauri@como
di niente..

se riesco a trovare un manuale on-line ti faccio sapere..
un mio prof ne aveva scritto 1 ma non trovo più il link!!

ciao

non è male come idea!
io non riesco a trovare nulla che fa al caso mio!!!

[mauri@como]

mi spiace ma i miei prof hanno rimosso ogni link dai rispettivi siti.

se non fosse troppo tardi e ti interessasse ancora potresti mandarmi il tuo indirizzo in pvt, in modo che ti possa mandare quelli che avevo scaricato io.
sono 2 pdf da 300k e 1300k..

ciao