salve a tutti

all'interno di un progetto in vhdl che sto facendo è richiesto un clock interno. purtroppo non mi è consentito usarlo in un process utilizzando il WAIT in quanto non sintetizzabile.

Mi è stato quindi richiesto di usarlo in "Dataflow" con il costrutto After

iniziando ho pensato che dovrebbe essere piu o meno cosi :

CLK <= not CLK after 5us (mi serve reattivita di 10millisec)

pero' non saprei come implementarlo, (ne se è giusto ) perchè se lo metto tra loop e end loop mi da errore...

qualcuno puo darmi una mano?

Grazie mille